Searching PAJ 1/1 ページ

PATENT ABSTRACTS OF JAPAN

(11)Publication number: 2003-204556 (43)Date of publication of application: 18.07.2003

(51)Int.Cl. H04N 7/32

(21)Application number: 2002-366636 (71)Applicant: SHIENESU TECHNOLOGY:KK

(22)Date of filing: 18.12.2002 (72)Inventor: LEE SEUNG HO

(30)Priority

Priority number: 2001 200183951 Priority date: 24.12.2001 Priority country: KR

(54) MOVING PICTURE DECODING PROCESSOR FOR MULTIMEDIA SIGNAL PROCESSING

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a moving picture decoding processor providing optimized systems having a separate bus structure so as to be applicable to various application fields.

SOLUTION: The moving picture decoding processor includes: a RISC processor 207 in charge of overall control to execute decoding of an externally received and compressed moving picture; a video decoder 203 for executing decoding of the moving picture; a post processor 205 for executing post-processing suitable for an output apparatus connected externally with respect to a decoded moving picture signal; a peripheral apparatus 216 required for system application; an external memory controller 213 for controlling an external memory; a DSCU DMA 204 for interfacing, a post DMA 209; a peripheral apparatus DMA 210; and a peripheral apparatus bridge 212, and activates a main bus 211, a co-processor bus 202, for interconnecting above, and a local bus (peripheral apparatus control bus)

for the peripheral apparatus 216 independently of each other.

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-204556 (P2003-204556A)

(43)公開日 平成15年7月18日(2003.7.18)

(51) Int.Cl.7

H04N 7/32

識別記号

FΙ

H04N 7/137

テーマコート*(参考)

Z 5C059

請求項の数21 OL (全 23 頁) 審查請求 有

(21)出願番号

特願2002-366636(P2002-366636)

(22)出願日

平成14年12月18日(2002.12.18)

(31)優先権主張番号 2001-083951

(32)優先日

平成13年12月24日(2001.12.24)

(33)優先権主張国 韓国 (KR)

(71)出願人 502456736

株式会社シエンエステクノロジー

大韓民国ソウル特別市江南区論▲見▼洞

221-2番地

(72)発明者 李 承浩

大韓民国ソウル特別市松▲堤▼区芳夷洞オ

リンピック選手村アパート114棟106号

(74)代理人 100078868

弁理士 河野 登夫 (外1名)

Fターム(参考) 50059 KK14 MA00 MA01 MA23 MC11


MC38 ME02 PP04 SS07 SS10 SS30 UA02 UA05 UA29 UA30

(54) 【発明の名称】 マルチメディア信号処理のための映像復元プロセッサ

(57)【要約】

【課題】 分離されたバス構造を有することによって多 様な応用分野で最適化されたシステムを具現できる映像 復元プロセッサを提供する。

【解決手段】 外部から入力される圧縮された動画映像 の復元を実行するための全般的な制御を担当するRISCプ ロセッサ207 と、動画映像の復元を実行する映像デコー ダ203 と、復元された動画映像信号に対して外部に連結 される出力装置に適合した後処理を実行するポストプロ セッサ205 と、システム応用時に必要な周辺装置216 と、外部メモリを制御する外部メモリコントローラ213 と、インターフェース用のDSCU DMA204 、ポストDMA20 9、周辺装置DMA210及び周辺装置ブリッジ212 とを有 し、これらを連結するためのメインバス211 と、コプロ セッサバス202 と、周辺装置216 用のローカルバス (周 辺装置制御バス) とを独立的に動作する。



【特許請求の範囲】

【請求項1】 外部から入力される圧縮された動画映像 の復元を実行するための制御を行う第1プロセッサと、 動画映像の復元を実行する映像デコーダと、

復元された動画映像信号に対して、連結される外部出力 装置に適合する後処理を実行する第2プロセッサと、 前記第1プロセッサ、前記映像デコーダ及び前記第2プ ロセッサが連結されるコプロセッサバスと、

前記映像デコーダ及び外部メモリをインターフェースさ せる第1DMA と、

前記第2プロセッサ及び前記外部メモリをインターフェ ースさせる第2DMAと、

システム応用時に必要である周辺装置と、

前記周辺装置及び前記外部メモリをインターフェースさ せる第3DMAと、

前記外部メモリを制御する外部メモリコントローラと、 前記第1プロセッサ、前記第1DMA 、前記第2DMA 、前 記第3DMA 及び前記外部メモリコントローラが連結され るメインバスと、

前記周辺装置が連結されるローカルバスと、

前記メインバス及び前記ローカルバスに連結されて、前 記メインバス及び前記ローカルバスをインタフェースさ せる周辺装置ブリッジとを備えており、

前記コプロセッサバス、前記メインバス及び前記ローカ ルバスは、夫々独立的に動作するようになしてあること を特徴とするマルチメディア信号処理のための映像復元 プロセッサ。

【請求項2】 前記映像デコーダ及び前記第2プロセッ サは、前記第1プロセッサと独立に動作するコプロセッ サから構成されていることを特徴とする請求項1記載の マルチメディア信号処理のための映像復元プロセッサ。

【請求項3】 前記第1プロセッサと前記映像デコーダ 及び前記第2プロセッサとの間の命令伝達及び制御は、 前記コプロセッサバスを介してインターフェースされる ようにしたことを特徴とする請求項1記載のマルチメデ ィア信号処理のための映像復元プロセッサ。

【請求項4】 前記第1プロセッサは、システム制御に 必要なプログラムを貯蔵する命令/データキャッシュを 有することを特徴とする請求項1記載のマルチメディア 信号処理のための映像復元プロセッサ。

【請求項5】 前記映像デコーダは、ハフマン符号化に よって圧縮されたデータを復元する可変長符号復元手段 と、動き補償を実行する動き補償手段と、圧縮された動 画映像の係数を時間領域の係数で復元して逆量子化を実 行する逆DCT/逆量子化手段と、AC/DC係数の予測によ って圧縮されたデータを復元するデータ復元手段と、前 記映像デコーダの各構成部が共通で使用するメモリ手段 と、前記各構成部のシーケンスを制御する制御手段とを 有することを特徴とする請求項1記載のマルチメディア 信号処理のための映像復元プロセッサ。

【請求項6】 前記制御手段は、フレーム単位で前記第 1プロセッサを介して解釈された情報を用いてブロック 単位でピクセルデータ復元のための全体シーケンスを制 御し、前記可変長符号復元手段、前記逆DCT /逆量子化 手段及び前記動き補償手段における一連のパイプライン を有機的に制御するようにしたことを特徴とする請求項 5 記載のマルチメディア信号処理のための映像復元プロ セッサ。

【請求項7】 前記可変長符号復元手段は、ハフマン符 10 号化された入力データを1コード単位で順方向または逆 方向に復元するようにしたことを特徴とする請求項5記 載のマルチメディア信号処理のための映像復元プロセッ サ。

【請求項8】 前記逆DCT /逆量子化手段は、周波数領 域で符号化された入力データに対して、時間領域に逆変 換し、逆量子化を実行して、動画映像処理時の演算量を 最小化すべく前記可変長符号復元手段から受けた係数の 特徴に関する情報を用いて局部的な逆離散コサイン変換 を実行するようにしたことを特徴とする請求項5記載の 20 マルチメディア信号処理のための映像復元プロセッサ。

【請求項9】 前記動き補償手段は、入力された動きべ クターの差分値と周辺マクロブロックの動きベクターを 用いて予測された値とで最終的な動きベクターを計算 し、計算された動きベクターを用いて以前フレームの相 対的な位置を探し出した後、該当する領域のピクセルデ ータを読み込んで現在のブロックの復元に用いて、前記 第1プロセッサから発生されたエラーのモード及び条件 の入力を受けて、必要なエラー隠匿機能を実行するよう にしたことを特徴とする請求項5記載のマルチメディア 信号処理のための映像復元プロセッサ。

【請求項10】 以前フレームまたは現在処理しようと するフレームを外部メモリから読み込む過程を、前記映 像デコーダの各構成部の動作とは独立的に実行するよう にしたことを特徴とする請求項9記載のマルチメディア 信号処理のための映像復元プロセッサ。

【請求項11】 前記メモリ手段は、動画映像データの 復元時に必要な中間結果を貯蔵すると共に、以前フレー ムのデータを貯蔵するようにしたことを特徴とする請求 項5記載のマルチメディア信号処理のための映像復元プ 40 ロセッサ。

【請求項12】 前記第2プロセッサは、動画映像の他 に追加的に文字を同時に表示するOSD 機能と、復元され た動画映像に対してデブロッキングを実行するデブロッ キングフィルタ機能と、外部出力装置の種類に応じて適 合する制御信号を発生させる表示制御機能と、外部デジ タル出力装置のインターフェースを実行する機能と、復 元された動画映像に対して補間を実行する補間フィルタ 機能とを実行するようにしたことを特徴とする請求項1 記載のマルチメディア信号処理のための映像復元プロセ 50 ッサ。

【請求項13】 前記第1プロセッサ、前記映像デコー ダ、前記第2プロセッサ、前記周辺装置ブリッジ、前記 第3DMA 及び前記外部メモリコントローラは、前記メイ ンバスを介してインターフェースされるようにしたこと を特徴とする請求項1記載のマルチメディア信号のため の映像復元プロセッサ。

【請求項14】 前記周辺装置は、外部ホストプロセッ サとのインターフェースを提供するホストインターフェ ースと、ソフトウェアリセットを制御するWDT と、カウ ントアップ/ダウンを支援するタイマと、外部から入力 される各種インタラプトを処理するICU と、内部にクロ ックを供給するPLL と、システム応用時に凡庸入出力端 子で使用するGPIOと、外部映像エンコーダ及びデコーダ へのインターフェースを提供するIICと、音声インター フェースのために使用されるIIS と、凡庸直列通信ポー トであるUARTと、マルチチャンネル直列通信を支援して マスターまたはスレーブモードで動作するSPI とを有す ることを特徴とする請求項1記載のマルチメディア信号 処理のための映像復元プロセッサ。

【請求項15】 前記周辺装置の各構成部は、前記ロー カルバスを介してインターフェースされるようにしたこ とを特徴とする請求項14記載のマルチメディア処理のた めの映像復元プロセッサ。

【請求項16】 前記第1プロセッサ、前記第1DMA、 前記第2DMA 及び前記第3DMA は前記メインバスに対し てマスターの機能を実行し、前記周辺装置ブリッジ及び 前記外部メモリコントローラは前記メインバスに対して スレーブの機能を実行するようにしたことを特徴とする 請求項1記載のマルチメディア信号処理のための映像復 元プロセッサ。

【請求項17】 前記第1プロセッサは、動画映像の複 号過程にあって、フレーム単位で含まれる各種ヘッダ情 報と上位マクロブロックに対する情報とをソフトウェア 的に解釈するようにしたことを特徴とする請求項1記載 のマルチメディア信号処理のための映像復元プロセッ サ。

【請求項18】 前記第1プロセッサにダウンロードさ れる外部プログラムは、前記周辺装置の中で、外部ホス トプロセッサとのインターフェースを提供するホストイ ンターフェースを介して電源を認可すると共に、必要な コードを読み込むようにしたことを特徴とする請求項1 記載のマルチメディア信号処理のための映像復元プロセ ッサ。

【請求項19】 前記第1プロセッサにダウンロードさ れる外部プログラムは、前記外部メモリコントローラを 用いて、外部のプログラムメモリから前記メインバスを 介して読み込むようにしたことを特徴とする請求項1ま たは18記載のマルチメディア信号処理のための映像復元 プロセッサ。

【請求項20】

サバスを介して前記第1プロセッサを用いて命令を受け 入れる際に、前記第1プロセッサとハンドシェイク方式 でインターフェースするようにしたことを特徴とする請 求項1記載のマルチメディア信号処理のための映像復元 プロセッサ。

【請求項21】 前記コプロセッサバスと前記メインバ スとの間の動作制御は前記第1プロセッサを介してなさ れ、前記ローカルバスと前記メインバスとの間の動作制 御は前記周辺装置ブリッジを介してなされるようにした ことを特徴とする請求項1記載のマルチメディア信号処 理のための映像復元プロセッサ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はマルチメディア信号 処理のための映像復元プロセッサに関し、更に詳しく は、RISC (Reduced Instruction Set Computer:縮小命 令セットコンピュータ)プロセッサを基盤としてメモリ アクセスを最小化するために分離されたバス構造を有す ることによって多様な応用分野に最適化されたシステム を具現できる映像復元プロセッサに関するものである。

30

40

【従来の技術】マルチメディア及びネットワーク関連の 技術の発展と共に、通信という概念は、音声またはデー タ伝送などに限らず、映像信号とインターネットなどの 複合的なメディアとを含む多次元的な構造で発展してい る。特に、映像信号伝送に対する要求は、ITU (Intern ational Telecommunication Union), ISO (Internat ional organization for standardization) のような器 具などを通じた規約の制定のため、その飛躍の足場が築 かれたと言える。現在まで制定された映像信号処理のた めの規約としてはISO のJPEG (Joint Photographic Exp erts Group) & ITU OH. 261 /H. 263 & ISO OMPEG (Mo ving Pictures Expert Group) シリーズ標準とがある。 これらの夫々はその応用分野にしたがって異なる特性を 表し、JPEGは主にフォト (Photo) - CDに、H. 261 / H. 263 はビデオフォーン (video phone) 及びビデオ会議 (video conference) に、MPEG-1はCD-ROM、CD-I 及びコンピュータ応用分野に、MPEG-2はデジタル放送及 びビデオディストリビューション (video distributio n) に主に応用されている。

【0003】特に、1998 年に制定されたMPEG-4は、既存 の映像信号、音声信号の圧縮及び符号化過程のみなら ず、静止映像、コンピュータグラフィックス、分析/合 成システムの音声符号化、ミディ(MIDI: Musical Inst rument Digital Interface) などによる合成音声とテキ ストとを含む総合マルチメディア符号化規格を目的にし て制定されており、この規格が含む範囲は、64Kbpsの低 い伝送率の環境の単純プロフィール (simple profile) で38.4Mbpsに至るメインプロフィール (main profile) 前記映像デコーダは、前記コプロセッ 50 に亘るまで幅広い領域を含んでおり、その応用分野はマ

ルチメディアが追求する全ての領域を処理することがで きる。更に、IMT-2000(International Mobile Telecom munications 2000) という4世代移動通信の技術が漸次 に普遍化されながら、音声及び映像を統合するマルチメ ディア移動通信が、現在既に多重化されている音声及び データ移動通信を代替する技術で可視化されている。MP EG-4は、このような次世代技術の核心として用いられる ので、その重要性が増加している。MPEG-4は、他の映像 信号処理技術などとは区別されて無線通信環境で運用さ れる技術であって、特に単純プロフィール(simple pro 10 file)の応用分野は携帯用端末機という点を勘案する と、異なる映像信号処理技術に比べてエラーに対する耐 性、低電力消耗及び小規模回路による具現という点が強 調されるべきである。なお、本発明に関連するマルチメ ディア及びネットワークの技術として、いくつかの提案 がなされている(例えば、特許文献1~4参照)。

【0004】図1は、映像処理のために使用される一般 的なメディアプロセッサの構造を示すブロック図であ る。メインプロセッサ101 は、CPU の機能を実行するコ ントローラとして、メディアプロセッサ109 の全ての入 20 出力及び内部動作などを制御する。メインプロセッサ は、その応用分野が限られているが、特定の機能を実行 する方法も多様なアルゴリズムによって修正及び変更さ れることができ、それにより性能向上を図ることができ る特性を有しているので、固定された機能を実行するよ うに最適化された構成よりはプログラムが可能な構造を 有するように設計されることが普通である。このような 点でメインプロセッサ101 は、内蔵されたプログラムメ モリから、または外部に別度に追加されるメモリを用い て、特定の用途に適合するように符号化されたプログラ ムを実行することができる。このプログラムは、基本的 な動画映像信号の圧縮及び復元のみならず、音声信号の 圧縮及び復元、各種周辺装置などから発生されるインタ ラプト信号の処理、映像表示器及び映像キャプチャのた めの制御、外部のホスト役割を実行するプロセッサとの 通信、並びに、入力される音声/映像信号の分離など多 様な機能を実行するように設計される。

【0005】メインプロセッサ101は、他のブロックとメインバス108を介してインターフェースになっており、メインプロセッサ101と異なるブロックとの連結は、バーストアービトレーション(burst arbitration)によって調節されて割り当てられる。映像キャプチャ102は、映像信号の圧縮のためにデジタルカメラのような外部映像入力装置を介して動画映像を受け入れ、これをフレームメモリに貯蔵する。映像表示部103は、復元された映像信号をLCDのような外部出力装置へ送る。全ての映像信号の復元は内部コーデックで実行するが、復元された映像信号の画質改善、出力映像の大きさ及び位置調節、出力装置の種類に応じるフォーマット変換など多様な後処理過程を、映像表示部103で実行すること50

ができる。ホストインターフェース104 は、図1のメディアプロセッサ109 をスレーブ(slave) で運用している外部ホストプロセッサとの通信のために使用される。一般的に無線通信環境でホストプロセッサは基底帯域 (ベースバンド) モデムプロセッサになり、このプロセッサは、高周波モジュールとのインターフェース機能、及び、外部から入力される音声/映像複合信号をメディアプロセッサ109へ伝達する役割のみを実行する。外部メモリインターフェース105 は、外部に装着されるメモリなどとのインターフェースのために使用され、主にメモリコントローラが含まれる。映像/音声コーデック106は、音声及び映像信号の圧縮と復元とを実行する。

【0006】映像/音声コーデック106 は、メディアプロセッサ109 が使用される応用分野に応じて最適化された圧縮及び復元アルゴリズムをハードウェア及びソフトウェアに具現したものである。周辺装置107 は、メディアプロセッサ109 が使用されるシステムの各種インターフェースを支援するために追加される装置であって、主にIIC(Inter IC Controller)、タイマ、凡庸非同期化送受信機(UART: Universal Asynchronous Receiver Transmitter)、クロックコントローラ、インタラプトコントローラなどが含まれる。

[0007]

【特許文献1】米国特許第6124882号明細書 【特許文献2】米国特許第5982459号明細書 【特許文献3】米国特許第5781788号明細書 【特許文献4】米国特許第5668601号明細書 【0008】

【発明が解決しようとする課題】しかしながら、上述したメディアプロセッサ109 は次のような問題点を有している。一番目に、メインプロセッサ101 と異なるブロック間の連結が単一バスであるメインバス108 を用いて構成されているので、メインバス108 の負荷が極めて大きくなり、従って動作周波数の向上が難しい。二番目に、メインバス108 の負荷増加は直ちに全体的な電力消耗の増加につながるので、携帯用端末機などの応用分野での適用が難しい。三番目に、全てのブロックがメインバス108 に連結されているので、各ブロックの資源割り当てが非効率である

【0009】本発明は上述した問題点を解決するためになされたものであって、RISCプロセッサを基盤としてメモリアクセスを最小化するために分離されたバス構造を有する動画映像復元プロセッサを具現して、ビデオフォーン、PDA(Personal Digital Assistants)無線端末機などに応用することができ、特にプログラムが可能である構造を用いて、多様な応用分野で最適化されたシステムを具現できるマルチメディア信号処理のための映像復元プロセッサを提供することをその目的とする。

[0010]

0 【課題を解決するための手段】上述した目的を達成する

ために本発明のマルチメディア信号処理のための映像復 元プロセッサは、外部から入力される圧縮された動画映 像の復元を実行するための全般的な制御を担当する第1 プロセッサ(RISCプロセッサ)と、動画映像の復元を実 行する映像デコーダ(VDEC: Video Decoder)と、復元 された動画映像信号に対して外部に連結される出力装置 に適した後処理を実行する第2プロセッサ(ポストプロ セッサ)と、映像デコーダ及び外部メモリをインターフ ェースさせる第1DMA (DSCU DMA (Decoding Sequence Control Unit Direct Memory Access))と、第2プロ セッサ (ポストプロセッサ) 及び外部メモリをインター フェースさせる第2DMA (ポストDMA) と、システム応 用の際に必要な第3DMA (周辺装置DMA) と、外部メモ リを制御する外部メモリコントローラと、周辺装置が連 結されるローカルバス (周辺装置制御バス) 及びメイン バスをインターフェースさせる周辺装置ブリッジと、こ れらの各構成部を連結させる三つの独立的なメインバ ス、コプロセッサバス、ローカルバス(周辺装置制御バ ス)とを備えることを特徴とする。本発明の映像デコー ダは、ハフマン(Huffman)符号化によって圧縮された データを復元するVLD (Variable Length Decoder : 可 変長デコーダ)及びRVLD (Reversible Variable Length Decoder: 反転可変長デコーダ) と、動き補償を実行す るMC (Motion Compensation : 動き補償部) と、圧縮さ れた動画映像係数を時間領域の係数で復元して逆量子化 を実行するIDCT (Inverse Discrete CosineTransform

:逆離散コサイン変換) / IQ (Inverse Quantizatio n:逆量子化)と、AC/DC係数予測によって圧縮された データを復元するADR (AC/DC Reconstructor) と、各 構成部が共通で使用するDEC(DEcoder) Memory (DEC メ モリ)と、各構成部のシーケンスを制御するDSCU(復元 シーケンス制御部)とを有することを特徴とする。本発 明のポストプロセッサは、動画映像以外に追加的に文字 を同時に表示できるOSD (On Screen Display) 機能 と、復元された動画映像に対してデブロッキング (debl ocking) を実行するデブロッキングフィルタ機能と、外 部出力装置の種類に応じて適合する制御信号を発生させ る表示制御機能と、外部デジタル出力装置のインターフ エースを実行する機能と、復元された動画映像に対し て、補間を実行する補間フィルタ機能とを実行すること を特徴とする。本発明の周辺装置は、外部ホストプロセ ッサとのインターフェースを提供するホストインターフ ェースと、ソフトウェアリセットを制御するWDT (Watc h DogTimer : ウオッチドッグタイマ) と、カウントア ップ/ダウンを支援するタイマと、外部から入力される 各種インタラプトを処理するICU (Interrupt ControlU nit:割り込み制御部)と、内部にクロックを供給するP LL (Phase Locked Loop: 位相同期回路) と、システ ム応用の際に凡庸入出力端子で使用されるGPIO (Genera 1 Port Input Output) と、外部映像エンコーダ及びデ 50 コーダへのインターフェースを提供するIIC (Inter IC Controller) と、音声インターフェースのために使用されるIIS (Inter IC Sound Interface) と、凡庸直列通信ポートであるUARTと、マルチチャンネル直列通信を支援して、マスターモードまたはスレーブモードで動作するSPI (Serial Port Interface) とを有することを特徴とする。

[0011]

【発明の実施の形態】以下、本発明を添付された図2万 至図20を参照して詳述する。図2は、本発明に係る映 像復元プロセッサ201 の全体的な構成図である。復元プ ロセッサ201 には、最適のハードウェアを用いると共に 多様な応用分野としての適用が容易になるように内部に RISCプロセッサ207 (第1プロセッサ) が搭載される。 RISCプロセッサ207 は、基本的に外部から入力される圧 縮された動画映像の復元を実行するための全般的な制御 を担当する。RISCプロセッサ207 は、内部に命令/デー タキャッシュ207aを有し、別のメモリがなくてもシステ ム制御に必要なプログラムを貯蔵することが可能であ り、このプログラムを用いて復元プロセッサ201 の応用 適用の際に多様な応用ツールなどを効果的に支援するこ とができる。このプログラムは、復元プロセッサ201 起 動の際に、周辺装置216 及び外部メモリ制御インターフ ェース215 を介して外部メモリまたは外部ホストから入 力されることができ、命令/データキャッシュ207aの特 性を用いるため、応用プログラムの大きさに関わらず、 使用者が必要なツールなどに容易に適用できる環境を提 供する。

【0012】RISCプロセッサ207は、基本的なコーデッ クの制御以外にも各種の周辺装置216 及びポストプロセ ッサ205 (第2プロセッサ)から発生されるインタラプ トなどを組み合わせて該当する処理ルーチンなどを実行 する。CPU 制御インターフェース208 は、RISCプロセッ サ207 を統制するために使用される各種の外部入力など から、エンディアン(Endian)設定、外部入出力(exte rnal Input/output) 制御、テストモード設定などに関 係される制御信号などが伝送される。動画映像復元のた めには一定容量のフレームメモリが必要である。これ は、動画映像の復元過程で以前フレームが必要となる場 合が頻繁に発生するためである。一般的に動画映像の復 元過程では現在または以前のフレームメモリのアクセス が極めて頻繁であるため、従来例のように単一システム バスを用いると、システムバスの利用度の面で極めて非 効率である。即ち、フレームメモリを使用するために周 辺装置207 、DSCU DMA204 (第1DMA)及びポストDMA2 09(第2DMA)のようなブロックがバスを頻繁に使用す れば、周辺装置ブリッジ212 または周辺装置DMA210 (第 3 DMA) のような残りのブロックがこのバスを専有でき る機会が少なくなるので、全体的な性能が低下すること もある。

【0013】従って本発明では、内部コーデックの制御 のためのコプロセッサバス202 と外部メモリの制御及び アクセスのためのメインバス211 とを分離することによ って、バスに対する各ブロックの負荷(loading)が最 小化されるようにする。コプロセッサバス202 は、RISC プロセッサ207、映像デコーダ203及びポストプロセッ サ205 の間のみで使用される共通バスであり、これらを 除いた他のブロックとは独立的である。コプロセッサバ ス202 は、主に映像デコーダ203 及びポストプロセッサ 205 を制御するための専用コプロセッサ命令の伝達とハ ンドシェイク (handshaking) とのために使用され、メ インバス211 とは独立して動作される。映像デコーダ20 3 とポストプロセッサ205 とは夫々コプロセッサインタ ーフェースによってRISCプロセッサ207 に連結されるた め、別度のバスアービトレーションのための機能が必要 ではなく、映像デコーダ203 の内部の各ブロックは命令 インタープリタ (instruction interpreter)を内蔵し ているので、各ブロックに該当する特定命令がコプロセ ッサバス202 上に存在する場合のみ動作を始めるように 設計される。

【0014】メインバス211 は外部メモリとのインター フェースを提供するバスであり、四つのマスター (mast er) と二つのスレーブ (slave) とが連結されている。 ここで、四つのマスターは夫々RISCプロセッサ207、DS CU DMA204 、ポストDMA209、周辺装置DMA210であり、二 つのスレーブは外部メモリコントローラ213 、周辺装置 ブリッジ212 である。四つのマスターと二つのスレーブ との間のバス使用は、メインバス211 に含まれたバス仲 裁器によって制御される。この際、バス仲裁は、バス要 求信号を発生させたバスマスターの選択とアドレス割り 当てによるスレーブの選択とから構成される。スレーブ の選択はRISCプロセッサ207 で生成されるアドレスの上 位2 ビットを用いるようになるが、バスマスターがRISC プロセッサ207 以外の他のブロックである場合に、スレ ーブは自動的に外部メモリコントローラ213 に固定され る。物理的にメインバス211 には四つのマスターが連結 されるが、実際は外部にDRAM (Dynamic Random Access Memory) のような形態のメモリが連結される場合、その リフレッシュ(refresh)のための処理機能が追加的に 存在するので、これを考慮すれば全部で五つのマスター が存在するようになる。この五つのマスターに対して夫 々の特性に応じてバス使用に対する優先権を付与し、外 部にDRAMを使用する場合、そのリフレッシュのための処 理過程が一番高い優先順位を有し、周辺装置DMA210→ポ ストDMA209→DSCU DMA204 →RISCプロセッサ207 の順で 優先権が付与される。

【0015】外部のDRAMリフレッシュのための処理過程にはメインクロック (main clock) を基準として7サイクルが必要になるので、バスサイクルは基準としては2サイクルが必要である。メインクロックを基準として外 50

部メモリから1ワードをアクセスするためには4サイクルが必要であるので、4サイクルを1サイクルで定義する。周辺装置DMA210の場合にはバッファが最大限の20ワードを貯蔵できるため、これを最大に使用すると仮定した場合、最大20バスサイクルが必要である。ポストDMA209の場合にはOSD機能を具現するためのライン読み動作でメモリアクセスが一番大きいため、最大360ピクセルデータをアクセスすると見れば(QCIF(Quarter size Common Intermediate Format)大きさを基準とする場合)45バスサイクルが要求される。DSCU DMA204 の場合には動き補償を実行するために映像データの1ブロック、即ち8×8ピクセルデータを一連のメモリアクセスで処理すべきであるため、1ラインを最大9バイトにして、最大9ラインをアクセスすれば最大27バスサイクルが使用される。

【0016】RISCプロセッサ207 がメモリアクセスを要 求する場合は、内部の命令/データキャッシュ207aにミ スが発生してキャッシュフィル (Cache fill) を実行す るためであり、この場合にはキャッシュの1ラインを占 める4ワード単位のアクセスが行われるので最大4バス サイクルが使用される。メインバス211 の使用効率を高 めるために映像デコーダ203 とポストプロセッサ205 と は夫々DSCU DMA204 及びポストDMA209のみを介してバス アクセスが可能であり、これはバスの使用を制限すると 共に使用権限が与えられる場合にバーストアクセス (bu rst access) を用いてその時間を最小にすることができ る長所がある。映像デコーダ203 は、H. 263 /MPEG-4標 準によって圧縮された動画映像の復元を実行する、映像 デコーダ203 の内部には、復元過程を統括して制御する DSCU203a、入力される圧縮データビットストリームの構 文解析 (bit stream parsing) を担当するVLD203ba、エ ラー耐性 (error resilience) 機能を支援するためのRV LD203bb 、ピクセル単位の周波数-時間領域変換を実行 するIDCT203ca 、量子化されて入力されるピクセルデー タに対する逆量子化を実行するIQ203cb 、以前フレーム データの相関関係を用いて現在フレームを復元するMC20 3d、MPEG-4でイントラマクロブロックが入力される場 合、周辺マクロブロックのDC値及びAC値を用いて現在の DC値及びAC値を推定するADR203e 、並びに、夫々のブロ ックに入力されたデータを動画映像に復元する中間過程 で共通に使用するDEC Memory203fが含まれている。

【0017】夫々のブロックは相互に独立的に該当する機能を実行し、DSCU203aが制御するパイプラインによって動作タイミングが決定される。ポストプロセッサ205は、映像デコーダ203を介して復元された動画映像を実際に外部表示装置で出力するための後処理を担当する。ポストプロセッサ205に含まれた機能などは実際に応用されるシステムの使用及び使用者などの要求条件に応じて多様な組合せを発生することができるので、独立的な機能などをハードウェアで具現し、その機能などの組合

せはプログラムが可能にすることによって特定用途に最 適化することができる。ポストプロセッサ205 に含まれ る機能としては、外部表示装置を駆動するための表示制 御インターフェース206 、GUI (Graphic User Interfa ce) などの機能を支援するために動画映像以外に追加的 に文字を同時に表示できるOSD 機能、動画映像の復元の 際に発生されることができるマクロブロック間のブロッ キング現象を減らせるように設計されたデブロッキング フィルタ (Deblocking filter) 機能、外部表示装置な どを介して表される動画映像画面の大きさを調節する場 合に使用される補間フィルタ (interpolation filter) 機能がある。ポストプロセッサ205 とインターフェース される各種入出力の表示制御インターフェース206 に は、外部の表示装置などとのデータ伝送のために必要な アドレス及びデータラインは勿論であり、付加的に表示 装置の同期化に使用されるHSYNC/YSYNC 信号などとポス トプロセッサ205 専用クロックなどが含まれる。

【0018】外部メモリコントローラ213 は、外部に装着されるフレームメモリを制御するためのものであり、コプロセッサバス202 またはメインバス211 からのデータの場合には全て32ビットの大きさを有しているが、外部メモリのインターフェースは8ビットから32ビットまで可変である。外部メモリコントローラ213 内部では外部フレームメモリ制御だけではなく、ROM 形態のメモリの制御を実行するため、フレームメモリだけでなく初期システムの起動時にプログラムダウンロードのためにROM 形態のメモリを使用することができる。

【0019】外部メモリコントローラ213 の外部インタ ーフェースの形式とビットの数とに応じて、ここではデ ータの同期を合わせるためのフォーマット変換(バイト 単位のデータをまとめてワード単位のデータを生成する 過程)を実行し、各マスタープロセッサ(RISC プロセッ サ207 、DSCU DMA204 、ポストDMA209、周辺装置DMA210 中の一つ)のデータ伝送の大きさに応じて、バーストモ ードアクセス (burstmode access) を支援する。またD RAMのような形態のメモリが使用される場合、その再生 のために自動リフレッシュ (auto refresh) 方式が採択 され、(9.5+A) μ sec 毎にこれを実行する。ここで、 Aはバス使用のための遅延時間であり、最大 $3.3~\mu$ sec である。外部メモリ制御インターフェース215 は、外部 メモリ即ちDRAM及びROM 形態のメモリ制御のために使用 される入出力であり、DRAMのようなメモリが使用される 場合、キャス(CAS : Column Address Strobe)、ラス (RAS: Row Address Strobe)、クロック、ライトイネ ーブル (Write enable)、アドレスバス、データバス、 チップイネーブル (Chip enable) 、DQM (Data input /output Mask) などの信号とROM 制御と関連されたメモ リセレクト (select) 、ライトイネーブル信号などが含

【0020】周辺装置ブリッジ212は、各種の周辺装置 50

216 とメインバス211 とを連結するためのブリッジであ る。周辺装置ブリッジ212 は、メインバスを基準として 見た場合にはスレーブであるが、周辺装置216 のローカ ルバス (周辺装置制御バス) を基準として見た場合には 唯一なマスターの役割を実行する。また周辺装置ブリッ ジ212 は、メインバス211 のバス関連動作を周辺装置21 6のバス動作に変換して、同時にメインバス211 のアド レスをデコーディングして周辺装置216 の選択に必要な 信号、データ伝送に必要なストロボ (strobe) 信号など を生成する。周辺装置DMA210は、周辺装置216 に含まれ た装置の中で外部メモリアクセスが要求される場合に使 用されるDMA ブロックである。周辺装置216 は、システ ム応用の際に必要な各種機能を含む装置であり、別度の ローカルバス (周辺装置制御バス) を介してデータ伝送 を実行する。GPI0216aは、システム応用の際に多様な目 的で使用されることができる凡庸の入出力端子である。 【0021】使用者は、プログラムによるレジスタ設定 によって入出力を設定することができ、必要に応じてオ ープンドレイン(open-drain)で駆動することができ る。従って、GPI0216aを使用するためには、入出力の方 向、オープンードレイン及びプッシュープル (Push-pu 11) の設定、インタラプトマスク (interrupt mask) の 設定によるマスキング、並びに、インタラプトコントロ ーラのイネーブルビット (enable bit) 設定など、GPIO 216aを使用するための環境が既に準備されるべきであ る。IIC216b は、最小限のピンを用いてLCD ドライバ、 EEPROM (Electrically Erasable Programmable ROM) , リモードI/O (Input/Output) ポートなどを効果的に連 結できるように支援する一種の直列バス (serial bus) コントローラである。IIC216b は、自身で発生する直列 クロックを用いて、SDA (Serial Data) ピンを介して データを伝送する。SPI216c は、マルチチャネル直列通 信を支援する周辺装置としてマスターモード及びスレー ブモードで動作しながら、64Kbpsの伝送速度を支援す る。ICU216d は、本発明の復元プロセッサ201 の外部か ら発生される各種のインタラプト、周辺装置216 内部で 発生されるインタラプトなどを整理してRISCプロセッサ 207 へ伝達する。

【0022】各インタラプトソースにはイネーブルマスク (enable mask) とフラグビット (flag bit) とがあるので、該当されるソースを制限するように動作させることができる。TIMER216e には特定ビット単位でカウントアップ/ ダウンを実行するタイマが含まれており、システム応用の際に各種タイミング基準 (timing reference)で使用される。PLL216f は、外部の低周波クロックの入力を受けて、内部により安定的な高周波のクロックを供給する機能を実行する。WDT216g は、システムの誤動作の場合に自身のタイマ機能を用いて、一定の時間が経た後には、ソフトフェアリセット (software reset)を発生する。IIS216h は、16ビット及び18ビットの音声

データ通信を支援する直列インターフェースである。凡庸のIIS 方式を支援することだけでなく、大部分のステレオ音声コーデックで支援する左揃えモード(left-justified mode)と右揃えモード(right -justified mode)とを何れも支援する。

【0023】UART216iは、凡庸直列通信ポートである。 図3は、図2で示した周辺装置216内のホストインター フェース (Host I/F) の構造を示すブロック図である。 ホストインターフェース301 は、外部のホストプロセッ サ311 から圧縮されたビットストリームを受ける経路、 運用プログラムのダウンロードを受ける経路を提供す る。外部のホストプロセッサ311 からホストインターフ ェース301 へ、また、ホストインターフェース301 から 外部のホストプロセッサ311 へ双方向データ伝送が可能 になるように夫々20×32ビットのデータレジスタを有し ており、ホストプロセッサ311 とのフォーマット変換を 支援するためのエンディアン変換 (Endian conversion)が可能である。また、ホストインターフェース301 内部にHDMAC(Host Direct Memory AccessController) 3 07 のような専用のDMA コントローラを内蔵しているの で、入力されたデータをシステムバスへ伝達するとかホ ストプロセッサ311 へ伝送するために効果的に用いられ る。内部デバッギング及びホストプロセッサ311 とのメ ッセージ送信/受信などを支援するためにコマンドレジ スタ (command register) を提供する。

【0024】ホストインターフェース301 の信号310 を 介して外部と連結されるアドレスバスは5ビットであ り、データバスは16ビットであり、ホストプロセッサ31 1 との通信を簡素化させるためにハンドシェイク信号の やり取りは行わない。このような構造のホストインター フェース301 は次のような機能を実行する。一番目に、 ホストプロセッサ311 からプログラムのダウンロードを 受ける。二番目に、ホストプロセッサ311 から圧縮ビッ トストリームの伝送を受ける。三番目に、ホストプロセ ッサ311 へ必要なデータを伝送する。四番目に、ホスト プロセッサ311 と復元プロセッサ201 とのデータ交換時 にデータ形式変換を実行する。五番目に、データ送信/ 受信時に内蔵されたバッファが完全に満ちているまたは 空いている場合にインタラプトを発生させる。六番目 に、ホストプロセッサ311 とのデータ伝送とは別度にコ 40 マンドまたはメッセージ交換のためのレジスタを提供 し、特にコマンドの送信/受信の場合にはインタラプト を発生して、デバッギングが容易になるようにする。七 番目に、ホストプロセッサ311 とのデータ交換時にDMA を用いる。HDMAC307は、ホストプロセッサ311 から受信 したデータ、または、復元プロセッサ201 がホストプロ セッサ311 へ伝送しようとするデータを、RISCプロセッ サ207 の介入がなくても、処理できるように支援する。 HDMAC307は、ホストインターフェース301 に内蔵された 20個のバッファが完全に満ちているまたは空いている場 50

合に動作開始イベントを発生して、DMA 動作を始める。 【0025】特に、ホストプロセッサ311 とのデータ交 換のみならず、復元プロセッサ201の起動プロセッサに も関与し、信号310 の中のBOOT-Sel信号が1である状態 で、ホストプロセッサ311 が特定容量のデータを使うた めの要求を始める場合に、HPI コントローラ309 は、ホ スト起動プロセッサを初めとして、ホストプロセッサ31 1 から入力されるデータを外部メモリに貯蔵してシステ ム起動を試みることになる。BOOT-Se1信号が0である状 態でDMA 使用要求が入力されると、HDMAC307は、外部領 域(主にフラッシュメモリが連結された外部入出力端子 であり、システムバス306 を介して連結される) から特 定容量のデータを読んで外部メモリへ伝送し、以降はRO M ブートプロセッサを始めることになる。システムバス 306 は、HDMAC307と図2のメインバス211 とに連結され るデータライン及びアドレスラインを表す。周辺装置バ ス304 は、図2の周辺装置216 内部に連結された各種装 置などが共通で使用する局部バスである。周辺装置バス インターフェース303 は、ホストインターフェース301 が周辺装置バス304を介して通信するために必要なバス 制御インターフェース信号を発生させる。

【0026】HPI コントローラ309 は、ホストインター フェース301 を制御するための各種信号と外部インタラ プトとを発生し、レジスタ302 は、ホストプロセッサ31 1 とのデータ交換時に使用されるバッファ用のレジスタ を示す。図4は、図2で示した映像デコーダ203の中 で、動画映像復元の場合、マクロブロック水準で各ブロ ックなどの動作順序を制御し、また、各ブロックで発生 されるインタラプトを統括し、RISCプロセッサ207 との インターフェースを提供するDSCU203aのブロック図であ る。コプロセッサインターフェース402 は、RISCプロセ ッサ207 と映像デコーダ203 またはポストプロセッサ20 5 の各ブロックとが連結されるためのインターフェース を制御する。コプロセッサインターフェース402 は、RI SCインターフェース401 を介して入出力されるデータ、 アドレス及び制御信号などを用いて、RISCプロセッサ20 7 から発生されるコプロセッサ命令のデータを分析す る。次いで、何れかのブロックのレジスタ読み/書き及 びDEC Memory203fのアクセスに必要であるかを決定し て、各ブロックに対して適切な制御信号を生成して分配 する。DSCUレジスタ403 は、レジスタ及びメモリ読み/ 書き406 を介して生成される各種制御信号に関わるデー タを貯蔵するためのものであって、局部メモリであるDE C Memory203fの読み/書きの際に使用するメモリの開始 アドレスと終了アドレスとを指定するためのデータを貯 蔵する。

【0027】ステートマシン404 は、DSCU203aの動作を 制御するためのFSM (Finite State Machine) であり、 INTCON&DBG-IF407 及びSIG-GEN408は、映像デコーダ20 3 の各ブロックなどから発生されるインタラプト要求信

号を受け入れると共に、ステートマシン404 から発生さ れる各種制御信号などをブロック毎に生成する。この場 合、各ブロックから発生されたインタラプト要求はINTC ON&DBG-IF407を介してRISCプロセッサ207 へ入力され る。図5及び図6は、コプロセッサインターフェース40 2 で使用されるコプロセッサ命令セットに対する説明図 である。図5は、図2の映像デコーダ203 に含まれた各 ブロックのレジスタの読み/書きに使用される命令501 の形式である。Cond502 はこの命令を実行するかを判断 するために使用される条件領域であって、CPOpc503は各 ブロックを区別するための認識領域である。CPOpc503は 3 ビットから構成され、その値が000 である場合はDSCU 203a、001である場合はVLD203ba、010 である場合はRVL D203bb 、011 である場合はADR203e 、100 である場合 はIDCT203ca 、110 である場合はMC203d、111 である場 合はポストプロセッサ205 を表す。L504はレジスタ読み /書きを区分するために使用されるものであって、CRn5 05は使用するレジスタアドレスの上位4ビットを表す。 Rd506 はRISCプロセッサ207 の内部レジスタの中で現在 使用しようとするレジスタ番号を示し、CRm608は使用し ようとするレジスタアドレスの下位4ビットを表す。CP #507 とCP509 とは次後の拡張された機能を使用できる ように残された領域である。

【0028】図6は、映像デコーダ203 に含まれた各ブ ロックが外部メモリを読むまたは書く際に使用する命令 の形式である。映像デコーダ203 の内部の各ブロックは・ メインバス211 と直接的に連結されないので、各ブロッ クが外部メモリを使用しようとすれば命令601 を用いて RISCプロセッサ207 に知らせ、再びRISCプロセッサ207 はメインバス211 を介してデータのアクセスができるよ うになる。図5と同様に、Cond602 はこの命令を実行す るかを判断するために使用される条件領域であって、P/ U/N/W/L604はメモリの読み/書きを決定する。Rn604 は 各ブロックの内部レジスタを表し、CRd605は何れのメモ リを使用するかを決める。CRd605は4ビットから構成さ れ、0000であると外部メモリを、0001であると映像デコ ーダ203 内部のDEC Memory203fを、0010であると映像デ コーダ203 内部のADR203e に使用される局部メモリを、 0011であると映像デコーダ203 内部に使用されるIQ203c b の局部バッファを、0100から0101までは映像デコーダ 203 内部のMC203dに使用される局部メモリを、0101から 1101まではポストプロセッサ205 内部ブロックの局部メ モリを表す。Offset607 はメモリアクセスの際に使用す るための即時オフセット (immediate offset) 値であ り、CP#606 は次後の拡張された機能を適用するために 残された部分である。図7は、図4に示したコプロセッ サインターフェース402 の構成図である。パイプライン フォロアー (pipeline follower) 702 は、RISCプロセ ッサ207のパイプライン各段階に合わせて次の動作を決 める。

【0029】レジスタ読み/書きコントローラ704及び SRAM読み/書きコントローラ705 は、夫々映像デコーダ 203 の各ブロックレジスタを制御したり、メモリ読み/ 書きのために使用される制御信号を生成する。この際、 RISCプロセッサ207 は、コプロセッサインターフェース 402 のために各コプロセッサから発生されるパイプライ ンステージ関連信号を参照することになるが、ステート マシーン703 は、この信号などを映像デコーダ203 に含 まれた夫々のブロックに合わせるように生成する機能を 実行する。RISCプロセッサ207 とのハンドシェイクのた めの状態は下記のような四つであり、コプロセッサの状 況に応じて適切な状態遷移を実行する。四つは、コプロ セッサがなくて、コプロセッサは存在するが、早速命令 を実行することができなくて、コプロセッサ命令を早速 実行できる状態であるが、動作の終了のためには実行サ イクルが更に必要であり、コプロセッサ命令の動作が終 了される。図8は、図2で示した映像デコーダ203 のDS CU203aと各ブロックとの間の入出力信号関係を示したタ イミング図である。DSCU203aは、基本的に順次的な順序 制御を実行し、各ブロックなどの動作開始信号801 及び イネーブル区間信号802 を出力し、また各ブロックの動 作終了を告げる指示信号が入力される。

【0030】正常な動作では一つのマクロブロックに対する復号が完了されるとインタラプトを発生させ、状態モニタリングまたは特定ブロックの動作をソフトウェアに代替しようとする場合には、クロック804の動作開始時点または終了時点でインタラプトを発行するように設定することができる。また、各ブロックなどの動作中にエラーが発生すると進行している全ての動作を中止して、インタラプトを発生させる。各ブロックはイネーブル区間信号802の間だけクロックが供給されて動作するので、選択されないブロックは全て動作しない状態になり、従って全体的な電力消耗を減らすことできる。また、DSCU203aは指示信号803を受けた後、次のブロックの動作を指示するリクエスト信号を生成する。

【0031】図9は、このようなDSCU203aの状態遷移図である。ST-INIT901はマクロブロック単位の復号を始める状態であり、VLD203baを用いる順方向復号である場合に処理するブロック番号は0であり、RVLD203bbを用いる逆方向復号である場合に処理するブロック番号は5になる。図9で示された状態遷移のために使用されるOP-0FF[N]変数が0である場合、正常動作を意味し、1である場合には該当される動作が実行されないことを示す。ここで、Nは夫々のブロックなどを示しており、0であるとVLD203ba、1であるとRVLD203bb、3であるとADR203e、4であるとIDCT203ca、5であるとMC203dを夫々示す。従って、ST-VLD902、ST-RVLD903、ST-ADR904、ST-IDCT905、ST-MC907は、夫々VLD203bb、RVLD203bb、IDCT203ca、MC203dがイネーブルになって特定機能が実行されている状態を表示する。ST-WAIT909は、MC203dを

実行するために必要である以前フレーム及び現在フレームのピクセルデータ読み取り過程が完了されない場合、この動作が完了されるまでの待機状態を示す。

【0032】dscu-done908は一つのマクロブロックに対する復号過程が完了されたことを示す状態であり、インタラプトを発生して、全ての復号過程の完了を表示する。Update-bn906は一つのマクロブロックに含まれる六つのブロックの中一つのブロックが完了される際に、ブロック番号を増加させると共に、次のブロックの信号過程として遷移する段階の状態である。idle900 はDSCU203aが待機状態にあることを示す部分であって、レジスタの設定によってDSCU203aの始まりを告げるとST-INIT901状態に遷移して復号過程を始める。DSCU203a内部のインタラプトコントローラは各ブロックの開始時点及び終了時点でインタラプトが発生するように制御し、一つのマクロブロックに対する復号が完了されるまたはエラーによって動作が中止される場合にもインタラプト発生が可能である。

【0033】その他にもビットストリームが貯蔵された VLD203baの入力バッファが空いた状態であるため、発生 されたインタラプトまたはポストプロセッサ205 のイン タラプト要求などを受け入れてRISCプロセッサ207 のイ ンタラプト関連ピンに入力する。図10は、DSCU203aによ る復号パイプラインの構成を示す。H . 263/H . 261 及 びMPEG-4のような動画映像関連標準の復号過程に応じて DSCU203aはVLD203baまたはRVLD203bb → ADR203e→IDCT 203ca →MC203dの過程でパイプライン段階を区分し、前 述したDSCU203aの制御信号に応じて該当されるブロック がイネーブルされることによって、動画映像信号の復号 が順次行われる。この際、ロードリファレンス1002のよ うにVLD203baまたはRVLD203bb とADR203e とが実行され る間、外部フレームに対するアクセスが不要であるた め、MC203d段階で使用される以前フレーム及び現在フレ ームのデータを前もってアクセスすることによって全体 的な復号時間を最小化することができる。

【0034】映像デコーダ203内部のVLD203baは、ハフマン方式で符号化されたビットストリームを復号するために使用されるハードウェアである。VLD203baは、圧縮されたビットストリームを1ビットでなく、1コード単位で処理する。そのためには、VLD203baのバッファに予40め貯蔵されている各係数の値を復号する前に、バッファで以前に復号されたコードのビット数ほどバレルシフタ(barrel shifter)を用いてビットストリームを入力させるべきである。映像デコーダ203のVLD203baはテクスチャ(texture)情報だけ復号するので(実際に映像ヘッド、マクロブロックヘッドなどの上位情報などはRISCプロセッサ207でソフトウェア的に処理されるためVLD203baではこれに対する処理を実行する必要がない)、現在処理しようとするマクロブロックがどのようなモードであるかに応じてAC係数及びDC係数に該当されるテーブル50

を使用して復号を実行すれば良い。図11は、VLD203baのブロック構成図である。モード読み/書きレジスタ1111は、VLD ブロックの全体的な動作と細部モードとを決定するめに使用される内部レジスタである。VLD 入力バッファ1112に32ビット毎に貯蔵されているデータを効果的に使用するために、バレルシフタ1104の64ビットバッファを使用して復号されたデータのビット数が32を超過する度にバレルシフタ1104の下位32ビットデータを上位32ビット位置で満たし、同時にVLD 入力バッファ1112にビットストリームを要求して下位32ビットを新たなデータで満たした後、VLD 入力バッファ1112のアドレスを1だけ増加させる。

【0035】この際、増加された値が予め貯蔵されたバ ッファの大きさ(バッファの下限線を示す大きさ)と同 じである場合にはバッファが空いているという情報をDS CU203aに告げ、DSCU203aはどのような状況で発生した信 号であるかを判断してRISCプロセッサ207 にインタラプ トを発生することになる。同時にVLD203baは、VLD 入力 バッファ1112のアドレスを 0 で初期化しながらDSCU203b a で再び復号を始めるという命令を受けるまで待つ。入 力バッファコントローラ1113は、入力バッファに貯蔵さ れているビットストリームを32ビット単位で持ってくる ためメモリアクセスに関連された制御信号などを生成し て、テクスチャ情報を復号するためにビットストリーム の開始位置情報をRISCプロセッサ207 から受けて復号が 完了された場合、ビットストリームの何れの位置まで復 号されたかをRISCプロセッサ207 に告げる。また、既に 貯蔵されたビットストリームを検査して1 コードを処理 するに不足である場合、VLD 入力バッファ1112が空いて いるというインタラプトを発生する。バレルシフタ1104 は、1コードを処理するために入力バッファコントロー ラ1113で出力された32ビットデータを再び整列させて復 号ブロックへ送る役割を実行し、二つの32ビットレジス タと一つの64マルチプレクサ(MUX)とを有する。

【0036】DC係数デコーダ1110、AC係数デコーダ1109 及びACテーブル1108は、32ビット単位のテーブルをその モードに応じてテーブルに貯蔵されたコードと比較して 相応するエントリーを探し出す。この比較過程で、入力 されたデータに対するエントリーがテーブルにない場 合、エラーが発生したことをRISCプロセッサ207 に告 げ、VLD203baは待機状態に入る。比較過程は先ず入力デ ータの上位7 ビットを用いてこれがエスケープコード (escape code) であるかを判別した後、再び上位12ビ ットを4 ビットから構成された三つの領域に区分して、 このデータを用いてテーブルを八つのグループに分離す る。この際、同一のグループの中では入力データ自体が 選択因子になって自身に該当されるコードを速く探せ る。DC係数デコーダ1110はMPEG-4で指定されたことによ って、イントラDCテーブルを使用する場合のみに動作す るブロックである。デスキャナテーブル1103及びデスキ

ャナ1102は、VLD203baまたはRVLD203bb のデスキャニング (descanning) 及びVLD203baの全体動作制御のための各サーブブロックのスケジューリングを実行する。

【0037】DSCU203aから復号時間信号が入力されると、DEC Memory203fに復号されたデータを書くためにDC 係数デコーダ1110、AC係数デコーダ1109及びACテーブル1108に夫々復号要求信号を出力して復号を始める。各復号過程が完了される度に、DEC Memory203fのポイントを一つずつ増加させると共に、DC係数デコーダ1110、AC係数デコーダ1109及びACテーブル1108で探すコードをVLD入力バッファ1112に貯蔵する。この過程で8×8ブロックに対する処理が完了されると、ACテーブル1108及びAC係数デコーダ1109の復号結果である最終信号を確認して、1である場合、正常にVLD203baの動作が完了したことをDSCU203aに告げる。この値が0であると正常な復号が実行されなかったことであるので、エラーが発生したことをDSCU203aに告げ、VLD203baの動作を終了する。

【0038】MPEG-4の場合にVLD203a は次のような五つ のモードが使用されて、夫々のモードに応じて復号する 過程は少しずつ異なる。一番目にresync marker enable with data partitioned and VLD used modeで、二番目 12 resync marker enable with data partitioned and RVLD used で、三番目に resync marker enable with d ata combined and VLD used で、四番目にresync marke r disable with VLD used で、五番目に short video h eader(H.263 mode)である。映像デコーダ203 のRVLD203 bb は、エラー耐性向上のために逆方向への復号が可能 な機能を支援する。入力される動画映像ストリーム内に エラーが存在する場合、順方向復号を進行する途中、エ ラーが発見されるとRVLD203bb は該当されるビデオパケ ットの端地点から逆方向へ復号を進行し、復号可能なビ ット列を最大限に増加させることが目的である。VLD203 baと共にRVLD203bb を用いるとエラーが発生した場合、 その発生位置をある程度極小化させることができるた め、ビデオパケットの中、エラーではないと判断される 区間があればその区間では正常な復号を実行することが できる。

【0039】この場合、エラーの発生範囲をある程度極小化できるかは、実際にエラーが発生した位置からRVLD 203bb がこのエラーを検出する位置までの距離分布によ 40って決定される。このようにRVLD203bb を使用すると、エラー発生位置からエラー検出位置までの長さが比較的小さくて一定の値以内に大部分が入るので、エラーではないキャッシュでブロックを効果的に分離することができる。なお、1105はAC/DCセレクタ、1106はクロック発生器、1107はマルチプレクサ(MUX)である。図12は、前述した機能を有するRVLD203bb 構成図である。図13は、入力バッファ1203の詳細図である。入力バッファ部1203は32ビットの二つのレジスタ1302、1303と、64×32マルチプレクサ(MUX)1301と、メモリのアドレス及び 50

制御信号を生成する制御部1306とを有する。図13のレジスタであるU32(1302)とL32(1303)とは、夫々上位、下位32ビット入力データを表し、マルチプレクサ1301はAC C-LEN の値に応じて図12のCLUST-DEC1202に入力されるデータを作り出す。制御部に入力される信号であるSA [4:0]は復号しようとするビットストリームに始まるアドレスを示し、DIR は復号しようとする方向、LEN は以前に復号されたコードワードの長さを夫々表す。

【0040】特に、LEN の値は持続的に累積されるた め、その累積の値はACC-LEN にあらわれる。このACC-LE N 信号は32ビットのデータの中で、U32(1302) 及びL32 (1303) の何れを使用するかを選択する信号になる。ACC -LEN が34ビット以上である場合にL32(1303) はU32(130 2) に移動され、メモリで次にkuるアドレスの値が入力 され、ACC-LEN=AC-LEN-32 に更新される。CLUST-DEC120 2 とルックアップテーブル (LUT) 1201から構成される クラスタ復号器は、コードワードの特性によって分類し て、貯蔵されたルックアップテーブルのインデックスと 復号されたコードワードの長さとを生成する。クラスタ は大きく三つに分けることができ、コードワードを16ビ ットで拡張する場合に上位Nビットの値が第1クラスタ の値(C1V)になる。第2クラスタが例えばAのような 類型のパターンを有するように整列され、第2クラスタ の復号値(C2V)というのは第2クラスタに該当する上 位Nビットを除いて連続された1または0の個数にな る。第3クラスタもAの類型を有し、第1、第2クラス タに該当するビット列を除いて連続された1または0の 個数が第3 クラスタの値(C3V) になる。このように生成 されたC1V 、C2V 、C3V を有するルックアップテーブル 1201を参照してインデックス及び長さを生成する。

[0041] FSM (Finite State Machine) 1206はRVLD 203bb の動作シーケンスを制御する。FSM1206 の制御信 号を用いてRVLD203bb は、スキャン及び復号動作を実行 して、逆方向復号の場合にはリワインド (rewind) 動作 などを実行する。VLD 入力バッファ1112が空いている場 合には、VLD 入力バッファ1112にビットストリームが再 び満たされるまで動作を中止することになり、復号途中 にエラーが発生すれば該当されるフラグを1 で設定して 終了する。MPEG-4動画映像符号化アルゴリズムでは、符 号化の効率を高めるためにDCT 係数を正しく可変長符号 化することではなく、隣接した上側のブロックまたは左 側のブロックのDCT 係数を使用して演算された差分値の みを可変長符号化する。これをAC/DC 係数予測と言い、 映像デコーダ203 のADR203e はそれの反対過程を実行す る。なお、1304は反転部であり、1305はVLD ビットスト リームバッファである。映像デコーダC203は、RVLD203b b とMC203dとRISCプロセッサ207 とで実行されるソフト ウェアを用いてエラー検出及び隠匿 (concealment) 機 能を実行する。エラーの検出では、前述したRVLD203bを 用いて、各マクロブロックはエラーが発生された形態に

応じて次のような制御モードによって隠匿が行われる。 【0042】現在処理中であるマクロブロックで発生で きるエラーの形態は、マクロブロックの形態がイントラ (intra) であるかまたはインター(inter) であるかによ って、入力されたデータパケットのヘッダ部分ではDC成 分の可否によって、また現在マクロブロックの隣接した 上側に位置するブロックからDC係数を使用することがで きるか否かに応じて13個のモードに分けられる。現在発 生されたエラーに対してこのように各モード毎にソフト ウェアの方式にマクロブロックヘッド及びその他の制御 変数を設定する。特定ハードウェアをエラー隠匿モード で動作させるかを表すことと、現在マクロブロックのDC 係数を隣接した下の行に位置するマクロブロックで使用 することとができるかを示すための変数が、その他の制 御変数に含まれる。これは、現在復号したエラーが隣接 した次の行に持続的に伝播されないようにするためであ る。

【0043】発生されるエラーの形態と隠匿の方法とは 次のようである。一番目に、現在入力されたデータパケ ットに対してエラーが全く検出されない場合と、二番目 に、第2パートテクスチャ(second part texture)で エラーは検出されたが、データパケット中のエラー極小 化過程によって正常復号が可能な場合とがある。三番目 に、テクスチャエラーが発生して現在フレームがイント ラであり、復号されたDC係数がなく、隣接した上側に位 置するブロックのDC係数を使用することができる場合、 隣接した上側ブロックのDC係数を持ってくる方法でエラ 一隠匿を実行するが、このように復号した一部マクロブ ロックのヘッダ及び制御変数は、隣接した下側に位置す るマクロブロックで現在マクロブロックのDC係数を参照 しないように処理する。四番目に、テクスチャエラーが 発生し、現在フレームがイントラであり、復号したDC係 数がなくて、隣接した上側に位置するマクロブロックの DC係数を使用することができない場合には、以前フレー ムのような位置のマクロブロックに代替されるようにす る。五番目に、テクスチャエラーが発生し、現在フレー ムがイントラであり、DC係数がある場合には、DC係数の 復元だけを実行する。六番目に、テクスチャエラーが発 生して、現在フレームがイントラである場合には、動き ベクターがいつもあるので、これを用いて以前フレーム から該当されるピクセルデータを持ってくる。

【0044】七番目に、第2パートヘッド(second par t header)にエラーが発生して、現在フレームがイントラであると共に復号されたDC係数がなくて隣接した上側に位置するマクロブロックのDC係数がある場合には、上側ブロックのDC係数を使用する。八番目に、第2パートヘッドにエラーが発生して、復号されたDC係数がなくて隣接した上側に位置するマクロブロックのDC係数を使用することができない場合には、以前フレームの同一の位置からピクセルデータを持ってくる。九番目に、第2パ 50

ートヘッドにエラーが発生して、現在のマクロブロック がイントラであり、復号されたDC係数がある場合には、 DC係数だけを復号する。十番目に、第2 パートヘッドに エラーが発生して、現在フレームがインターである場合 には、動きベクターが存在するので、これを用いて以前 フレームから該当される位置からピクセルデータを持っ てくる。十一番目に、第1パート (first part) でエラ ーが発生して、現在フレームがイントラであり、隣接し た上側に存在するブロックのDC係数を使用することがで きる場合と、十二番目に、第1パートでエラーが発生し て、現在フレームがイントラであり、隣接した上側に位 置するブロックのDC係数を使用することができない場合 とでは、以前フレームの同一の位置からピクセルデータ を持ってくる。十三番目に、第1パートでエラーが発生 して、現在フレームがインターである場合には、現在処 理中であるマクロブロックがイントラであるときに以前 フレームと同一の位置のピクセルデータを用いて復号 し、現在処理しようとするマクロブロックがインターで あるときにマクロブロックのエラー隠匿機能を用いて動 きベクターを抽出し、以前フレームに該当される位置の ピクセルデータを用いて復号する。

【0045】図14は、MPEG-4の映像テクスチャ復元過程 を示す図である。可変長符号復号化過程S1401 は、可変 長符号化されたビットストリームを復号して、AC/DC予 測された離散コサイン変換係数を出力する過程である。 逆スキャン過程S1402 は、上記のS1401 過程のAC/DC予 測された離散コサイン変換係数の出力を8×8ピクセル のブロック単位でAC/DC係数予測方向とAC予測可否とに 応じてジグザグスキャン、横方向スキャンまたは縦方向 スキャンを行う過程である。AC/DC 係数復元過程S1403 は、復号器で行ったAC/DC 係数予測の反対過程を実行す る過程である。逆量子化過程S1404 で逆量子化を行っ て、逆離散コサイン変換過程S1405 で逆離散コサイン変 換を行って、周波数領域の映像データを空間領域に変え る。動き補償過程S1406 は、S1405 過程の出力と動きべ クターと以前フレーム復号結果による予測映像データと を加えて最終的に復号された映像を出力する過程であ

【0046】前述した過程は少なくても8×8ピクセルから構成されるブロック単位に行われ、ADR203e はS1403 過程を実行する。ADR203e は、DSCU203aを経てコプロセッサバス202 に連結されて、必要な場合にRISCプロセッサ207でADRメモリまたはレジスタを読んで書くことができる。また、ADR203e は、一つのブロックの動作が完了されるとDSCU203aにその状況を告げ、VLD203baまたはRVLD203bb は、ADR203e が動作する際に必要な最大行の数字(8×8ブロックで何番目の行まで0ではない係数があるかを示す因子)を告げると共に、VLD またはRVLDに次のブロックの予測方向を渡す。図15は、ADR203eの動作のフローチャートを示す。S1500段階では、一つ

のブロックに対するAC/DC 係数の復元をするために必要な変数などを初期化する。S1501 段階では、現在処理しようとするマクロブロックのADR203e がエラー隠匿モードに動作するかを判断して、そうであるとS1509 段階を実行し、そうではないとS1502 段階を実行する。S1501 段階はプログラムによって使用者が選択する。S1509 段階では、DC係数を隠匿するために、上側へ隣接するブロックのDC係数を現在ブロックのDC係数にコピーする機能を実行する。S1502 段階では、現在処理しようとするブロックが属したマクロブロックの形態を判断して、イントラである場合にはS1503 段階を実行して、イントラではない場合、即ちインターである場合にはS1504 段階を実行する。

【0047】S1503 段階では、DC係数を復元し、S1508 段階では、次のブロックの予測方向を決定する。次のブ ロックの予測方向を決定するのは、次のブロックのAC/D C 係数復元前に実行される逆スキャン過程で(図14のS1 402 過程) そのブロックの予測方向に対する情報が必要 になるためである。S1506 段階では、AC係数を復元し て、S1507 段階では、次のブロックのAC/DC係数復元に 必要な変数を先に更新する。S1502 段階で現在ブロック が属したマクロブロックの形態がインターである場合、 S1504 段階を実行するためにS1505 段階で次のブロック の予測方向を決定する。これはインターマクロブロック の次にイントラマクロブロック、即ち予測方向情報が必 要なマクロブロックがくることもできるためである。映 像デコーダ203 のIQ203bは、IDCT203ca がDEC Memory20 3fからDCT に変換された係数を読んでいく度に逆量子化 の過程を実行する。

【0048】特にH. 263MPEG-4 とは違ってMPEG-4の方式 によって量子化されたデータが入力される場合にはミス マッチ制御 (mismatch control) を実行するために、そ の結果で一つのブロックに対して64番目の係数の値が初 期に入力された値とは違うときもあるため、この変化を IDCT203ca 及びMC203dに知らせる。図16は、このような IQとIDCTとのインターフェースに関する構成図である。 IQ203cb は、IDCT203ca から処理されたデータの入力を 受けて逆量子化を実行した結果を直ぐ次のクロックに出 力する。特にミスマッチ制御を実行する場合に、MAX-RO W 番目行の最後の係数が出力されるとき、DO-MISMATCH-CTRL値を1に変えてIDCT203ca へ伝達されるMAX-ROW-NE W の値を7に変えることになる。IDCT203ca は各行の一 次元の逆離散コサイン変換及び逆量子化が完了される度 にMAX-ROW-NEW の値を確認して現在行の番号がMAX-ROW と同じになるまで、一次元逆離散コサイン変換を実行す る。またDO-MISMATCH-CTRLの値が1 であるとCBP-NEW は 無条件に1 になり、この値はMC203dの動き補償に必要な CBP (Coded Block Pattern) 値に提供される。

【0049】なお、1605はレジスタファイルである。図 17は、IQ203cb で実行する動作の一つの例を示す図であ 50

る。CLK1700 はIQ203cb 内部で使用される動作クロック であり、IQ- EN1701はIQ203cd の動作を制御するイネー ブル信号である。ADDR1702は一つのブロックの係数位置 を示すアドレスであり、IQ-IN1703 はIQ203cb へ入力さ れるデータである。ウエイト (weight) 1704は逆量子化 を実行するために使用される加重値であり、IQ-OUT1705 は計算結果として出力されるデータである。MAX-ROW-NE W1706 は、64個の係数を計算した後にミスマッチ制御を 実行しなくて、VLD203baから出力されるMAX-ROW の値 (この値は現在処理しようとするブロックで0 ではない 係数が含まれた行の数を示す) によって更新される新た な行の値である。正常モードでIDCT203ca は、一つのブ ロックの係数に対して無条件に一番目行に対する逆量子 化及び一次元逆量子化変換を実行する。そして現在の行 の数字がMAX-ROW-NEW1706 より小さい場合に、次の行に 対して逆量子化及び一次元逆離散コサイン変換を実行す る。

【0050】このようにMAX-ROW-NEW1706 のくらいのみ 一次元逆コサイン変換を実行すればIDCT203ca の電力消 費を減らせる長所がある。図17で初期にMAX-ROW-NEW170 6 の値は0であったが、IQ203cb が一番目の行に対する 逆量子化を計算した結果とVLD から入力されたMAX-ROW の結果とを組合わせてdo-mismatch-ctrl1707信号を更新 する。ミスマッチ制御は基本的に64個の係数が完成され なければ実行することができないものであり、VLD203ba では現在処理しようとするブロックの0 ではない係数が 含まれた行の番号を出力するので、この値を用いてミス マッチ演算を先に実行することができる。しかし、この 演算結果が偶数または奇数であるかに応じて、そのブロ ックの64番目の係数の値を変えることができるので、計 算結果が偶数であると残りの全ての行に対する逆量子化 を実行し、反対に奇数であると現在状態でそのまま演算 を完了する。図18は、IQ-OUT1705信号で演算された値の 結果を偶数とした場合に、上述した条件に応じて残りの 全ての行も逆量子化演算を実行する過程を示す。映像デ コーダ203 のIDCT203ca は、輝度と色差とで表現される 周波数領域の映像信号を時間領域に変換させる。図18 は、一次元IDCTの構成を示すブロック図である。実際に 動画映像データの逆離散コサイン変換のためには、図18 の一次元逆離散コサイン変換を二回を続けて実行するこ とによって二次元逆離散コサイン変換を実現する。

【0051】データラッチ1800は、IDCT203ca へ入力されるデータを貯蔵するデータラッチとして、RAC (ROM Accumulator) 1805、1806に入力される場合にはROM データをアクセスするためのアドレスで使用する。バタフライ1801は、ROM テーブルが要らなくてy0及びy4に対してバタフライ演算を実行する。RAC1805 は、y2とy6入との力に対して二つのROM テーブルを用いて分散演算を実行し、RAC1806 は、y1、y3、y5、y7に対して四つのROMテーブルを用いて分散演算を実行する。バタフライ1802

は、バタフライ1801とRAC1805 とから出力されるデータの値を用いて二次バタフライ演算を実行する。演算部18 03は、RAC1805 の出力及びバタフライ1802の出力を全て同一な正密度を有するように補正し、バタフライ1801、バタフライ1802及びRAC1805 を演算する過程で発生する誤差に対する補償を実行する。また一次元逆離散コサイン変換を実行した結果を次に続く二番目の一次元逆離散コサイン変換の入力に使用するために切上げ/切捨て演算(rounding/clipping)を実行する。

【0052】また演算部1803は、次の二番目の一次元逆 10 離散コサイン変換演算の際にも同一の目的で使用される。数の桁1804は、夫々の演算ブロックで出力されるデータの整数の桁と小数点以下の桁とを示す。図19は、IQ 203cb とIDCT203ca とを用いるデータ流れ図である。XI ND発生部1903は、二次元逆離散コサイン変換が完了された場合にXIND信号を発生させる回路であり、条件判断部1904は、逆離散コサイン変換実行条件を判断するブロックとして現在処理しようとするマクロブロックがインターであり、CBP = 0 である場合に、逆離散コサイン変換動作自体を省略することができるように制御する。また 20 現在処理しようとするマクロブロックがイントラであり、CBP = 0 である場合、またはH. 263 量子化モードである場合に、入力されるデータに対して右側シフトだけ実行することができるように制御する。

IQ203cb は、前述した逆量子化機能を実行しCBP の値を 更新して、信号発生部1906は一番目に実行される一次元 逆離散コサイン変換の演算が終了されたことを示す信号 を生成し、追加的に逆量子化の動作空間制御のための信 号を発生する。

【0053】カウンタ1907は、IDCT203ca 全体の動作を制御するために使用されるカウンタであり、基本的なIDCT203ca のパイプラインを制御する。二次元逆離散コサイン変換を実行する際に、横方向の一次元逆離散コサイン変換を実行する場合、入力されるデータに対する逆量子化がなされるため、パイプラインの構造上、逆量子化が終わったデータに対するラッチ処理を実行する。しかし、次の縦方向の一次元逆離散コサイン変換の場合には、このような過程が必要ではないが、パイプラインのタイミングを合わせるためのラッチ処理に、第2レジスタ1908を使用する。制御信号発生部1909は、IDCT203caの演算結果を貯蔵するべくDEC Memory203fをアクセスするために必要な制御信号などを生成する。

IDCT流れ制御部1911は、二番目の一次元逆離散コサイン変換の流れを制御するブロックとして一番目の一次元逆離散コサイン変換を実行する際にはDEC Memory203fに貯蔵されたデータ (VLD で出力された結果) が入力され、これに逆量子化を施した結果がQoutに貯蔵される。

二番目の一次元逆離散コサイン変換を実行する際にはy0 -y7、Bin0-Bin7に貯蔵されたデータを用いることにな り、同時にload-step1、load-step2を経ながら最終結果 50 をDEC Memory203fに貯蔵できるようになる。 RAC1912 は、分散演算に使用されるブロックであり、前

RAC1912 は、分散演算に使用されるブロックであり、前述した図18のバタフライ1801、1802が含まれる。

逆離散コサイン変換演算でデータロード→逆離散コサイン変換→データ貯蔵の一連過程を処理するために各段階が夫々16サイクル毎に必要になるすると、1ブロックデータに該当される64個のピクセルを処理するために要求される二次元逆離散コサイン変換の総所要サイクルは320になる。

【0054】QCIF大きさの映像データを処理する場合、 15フレーム/sec の速度で動画映像が処理されるために は逆離散コサイン変換の演算量は2,851,200 サイクルに 至る。従来ではこのように多い演算量を減らすために、 インターマクロブロックの場合には離散コサイン変換を 実行した際に得られる全ての係数が0であるとき、また は、或いはイントラマクロブロックの場合にはDC係数を 除いた残りの値が O であるとき、CBP =0 という情報を 用いて逆離散コサイン変換を省略する方法を使用した。 しかし、実際に映像圧縮のために外部から入力される係 数の値が全体64個のピクセルデータに均等に分布しなく て離散コサイン変換の特性上低い周波数領域である左側 の上端に集中的に分布する特性を用いると、演算量をも っと減らすことができる。従来にはこのような特性を用 いて離散コサイン変換を一部ピクセルだけに実行して演 算量と電力消耗とを最小化する方法などが映像圧縮装置 で提案されたが、0ではない係数を0でコーティングす ることによって画質の劣化が発生する可能性があり、離 散コサイン変換の演算範囲を決定する制御部回路が複雑 になる短所があった。

【0055】図19のIDCT203ca は、DCT を通過したデー タが低い周波数領域に集中される特徴を用いて、画質劣 化がなくてIDCT203ca の計算量を減らすために、逆スキ ャン、DC/AC係数予測、IQ203cb 内部のミスマッチ制御 回路を用いる局部的な逆離散コサイン変換 (regional I DCT) 機能を提供する。図20は、映像デコーダ203 内の MC203dの構成図である。MC203dは、IDCT 203caから出力 されるデータと動きベクターとを用いた動き補償を実行 する。MVP-PRED2001は、48×9の局部メモリ (LM) を内 蔵しており、現在処理中であるブロック、マクロブロッ クと隣接した三つのブロック及びマクロブロックの動き ベクター値の中での中間値を予測動きベクターの値で抽 出し、これを入力された動きベクターの差分値と合わせ て最終的な動きベクターを計算する。この際、局部メモ リ (LM) は隣接したブロックの動きベクターの値を貯蔵 している。また、他の局部メモリ (LM) 2004は、参照し ようとするブロックまたは現在処理中であるブロックの 計算結果を貯蔵するために使用し、大きさは72×8ビッ トである。REG-FILE2005は、RISCプロセッサ207 から制 御モード及び動作モードに関連されたデータの入力を受 け、状態レジスタの値をRISCプロセッサ207 が読むこと

ができるように制御する。

【0056】MC-CTRL2006 は、動き補償のための全ての 動作を制御するために大きく四つの動作モードに区分さ れる。一番目モードでは、現在の動きベクターを求める ために直ぐ上の方に位置するマクロブロックの動きベク ターの値を用いるどか、または動きベクターの値を0に して以前フレームから参照しようとするブロックのデー タを読み込んで、これを現在のブロック演算結果で貯蔵 する。二番目モードでは、動きベクターの値を0 にして 参照しようとするブロックのデータを以前フレームから 入力して、これを現在のブロックデータへ貯蔵する。三 番目モードでは、参照しようとするブロックのデータに 対する入力がなくて現在のIDCT結果を現在のブロックデ ータの値で貯蔵する。四番目モードでは、動作モードに 応じて4MV 、UMV (unrestricted motion vector) に区 分され、現在処理しようとするブロックの予測動きベク ターを計算し、これを入力された動きベクターの差分値 と合わせて最終的な動きベクターを求める。

【0057】そして、これを基盤として参照しようとす るブロックを探し出し、逆離散コサイン変化結果と合わ せて最終的な現在のブロックデータの値で貯蔵する。MC -PLUS2002 は、参照しようとするブロックのデータと現 在処理中であるブロック逆離散コサイン変換の結果とを 合わせて追加的に半画素単位の補間を実行する。DMA200 3 は、外部メモリから参照しようとするブロックのデー タの入力を受け、現在計算されたブロックのデータを貯 蔵する。この際、読み及び書きの基本単位は8ピクセル 及び9ピクセルであり、この単位の読及び書きを8回ま たは9回反復する。以上のように本発明はRISCプロセッ サを基盤とするプログラムが可能である動画映像復元プ 30 ロセッサ構造と、動画映像処理時に問題となる外部メモ リアクセスを最小化するために三つに分離されたバス構 造と、動画映像処理ブロックのコプロセッサ構造とで構 成し、これらの独立的な動作を可能にすることによっ て、システム効率 (スループット) を向上させることが できる構造で、H . 263 /MPEG-4等有無線動画映像復元 のための端末機のメインプロセッサとして使用されるこ とができ、プログラムが可能である多様な適用分野に最 適化することが可能であり、各ブロックなどがメインプ ロセッサと独立的なモジュールから構成される機能追加 /拡張処理が容易になることができる。即ち、本発明で 提案する構成は、全体的な制御をCPUが実行し、残り の映像復元などに使用される機能ブロック等は補助プロ セッサの形態に設計されたインターフェース形態であ る。よって、特定の機能ブロックが後に必要になった場 合、全体的な構造を変えないで、各モジュール毎の追加 /拡張を容易に行える。

[0058]

【発明の効果】以上で詳述したように本発明によると、 RISCプロセッサを基盤としてメモリアクセスを最小化す 50 るために分離されたバス構造を有する復元プロセッサを用いて、ビデオフォーン、遠隔監視システム、無線VOD端末機、PDA、VOIP (Voice Video Over Internet Protocol)端末機、IMT-2000端末機の動画映像処理機能で応用することが可能であり、特にプログラムが可能である

用することが可能であり、特にプログラムが可能である 構造を用いて多様な応用分野で最適化されたシステムを 具現することができる。

【図面の簡単な説明】

【図1】一般的なメディアプロセッサの構造を示すブロック図である。

【図2】本発明に係る映像復元プロセッサの全体的な構成図である。

【図3】ホストインターフェースのブロック図である。

【図4】DSCUのブロック図である。

【図5】DSCU内部のコーデックブロックを制御するコプロセッサ動作制御命令の構造図である。

【図6】DSCU内部のコーデックブロックが外部メモリを アクセスするために使用するコプロセッサ命令の構造図 である。

【図7】DSCU内部の各ブロックがRISCプロセッサと通信 するため使用するコプロセッサインターフェースの構成 図である。

【図8】DSCU内部の各ブロックを制御するタイミング図 である

【図9】DSCUが各ブロックを制御するために使用する状態遷移図である。

【図10】DSCUが各ブロックを制御するパイプライン構成図である。

【図11】VLD のブロック構成図である。

【図12】RVLDのブロック構成図である。

【図13】RVLD内の入力バッファの詳細図である。

【図14】一般的に使用される動画映像の復元過程を示す図である。

【図15】ADR の動作(エラー隠匿の処理過程)のフローチャートである。

【図16】IDCTとIQとのインターフェースに関する構成 図である。

【図17】IQでの実行動作(ミスマッチング処理過程)の一つの例を示す図である。

【図18】IDCTの構成を示すブロック図である。

【図19】IDCTとIQとを用いるデータ流れ図である。

【図20】MCの構成図である。

【符号の説明】

201 復元プロセッサ

202 コプロセッサバス

203 映像デコーダ (Video Decoder)

203a DSCU (Decoding Sequence Control Unit)


203ba VLD (Variable Length Decoder)

203bb RVLD (Reversible Variable Length Decoder)


203ca IDCT (Inverse Discrete Cosine Transform)

203cb IQ (Inverse Quantization) *213 外部メモリコントローラ 203d MC (Motion Compensation) 214 周辺装置制御インターフェース 203e ADR 215 外部メモリ制御インターフェース 203f DEC Memory 216 周辺装置 204 DSCU DMA (Direct Memory Access) 216a GPIO (General Port Input Output) 205 ポストプロセッサ 216b IIC (Inter IC Controller) 206 表示制御インターフェース 216c SPI (Serial Port Interface) 207 RISC (Reduced Instruction Set Computer) プロセ 216d ICU (Interrupt Control Unit) ッサ 216e TIMER 207a 命令/データキャッシュ 10 216f PLL (Phase Locked Loop) 208 CPU 制御インターフェース 216g WDT (Watch Dog Timer) 209 ポストDMA 216h IIS (Inter IC Sound Interface) 210 周辺装置DMA 216i UART (Universal Asynchronous Receiver Transm 211 メインバス itter) 212 周辺装置ブリッジ 301 ホストインターフェース


【図1】




[図2]




【図3】




【図4】




【図6】




【図5】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】




【図18】





【図20】



【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第7部門第3区分

【発行日】平成16年7月8日(2004.7.8)

【公開番号】特開2003-204556(P2003-204556A)

【公開日】 平成15年7月18日(2003.7.18)

【出願番号】特願2002-366636(P2002-366636)

【国際特許分類第7版】

H 0 4 N 7/32

[FI]

H 0 4 N 7/137

 \mathbf{z}

【手続補正書】

【提出日】平成15年6月4日(2003.6.4)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

外部から入力される圧縮された動画映像の復元を実行するため<u>に全体のプロセッサを制御</u>する制御手段と、

動画映像の復元を実行する復元手段と、

復元された動画映像信号に対して<u>外部に</u>連結され<u>る出</u>力装置に適合する後処理を実行する 後処理手段と、

前記復元手段と外部メモリとの第1インターフェース手段と、

前記後処理手段と前記外部メモリとの第2インターフェース手段と、

前記外部メモリと周辺装置との第3インターフェース手段と、

前記外部メモリを制御するメモリ制御手段と、

<u>前記周辺装置が連結されたローカルバスとメインバスとの第4インターフェース手段と、</u> <u>前記各構成部を連結させるバスと</u>

を備えることを特徴とするマルチメディア信号処理のための映像復元プロセッサ。

【請求項2】

前記<u>復元手段</u>及び前記<u>後処理手段</u>は、前記<u>制御手段</u>と独立に動作するコプロセッサから構成されていることを特徴とする請求項1記載のマルチメディア信号処理のための映像復元プロセッサ。

【請求項3】

前記<u>制御手段</u>と前記<u>復元手段</u>及び前記<u>後処理手段</u>との間の命令伝達及び制御は、<u>前記後処理手段が前記制御手段と独立に動作する独立的な</u>コプロセッサバスを介してインターフェースされるようにしたことを特徴とする請求項1記載のマルチメディア信号処理のための映像復元プロセッサ。

【請求項4】

前記<u>制御手段は、別途のマルチメモリなしで</u>システム制御に必要なプログラムを貯蔵する命令/データキャッシュを有することを特徴とする請求項1記載のマルチメディア信号処理のための映像復元プロセッサ。

【請求項5】

前記<u>復元手段</u>は、ハフマン符号化によって圧縮されたデータを復元する可変長符号復元手段と、動き補償を実行する動き補償手段と、圧縮された動画映像の係数を時間領域の係数で復元して逆量子化を実行する逆DCT /逆量子化手段と、AC/DC係数の予測によ

って圧縮されたデータを復元するデータ復元手段と、前記<u>復元手段</u>の各構成部が共通で使用するメモリ手段と、前記各構成部のシーケンスを制御する<u>シーケンス</u>制御手段とを有することを特徴する請求項1記載のマルチメディア信号処理のための映像復元プロセッサ。

【請求項6】

前記<u>シーケンス</u>制御手段は、フレーム単位で前記<u>制御手段</u>を介して解釈された情報を用いてプロック単位でピクセルデータ復元のための全体シーケンスを制御し、前記可変長符号復元手段、前記逆DCT /逆量子化手段及び前記動き補償手段における一連のパイプラインを有機的に制御するようにしたことを特徴とする請求項5記載のマルチメディア信号処理のための映像復元プロセッサ。

【請求項7】

前記可変長符号復元手段は、ハフマン符号化された入力データを1コード単位で順方向または逆方向に復元するようにしたことを特徴とする請求項5記載のマルチメディア信号処理のための映像復元プロセッサ。

【請求項8】

前記逆DCT / 逆量子化手段は、周波数領域で符号化された入力データに対して、時間領域に逆変換し、逆量子化を実行して、動画映像処理時の演算量を最小化すべく前記可変長符号復元手段から受けた係数の特徴に関する情報を用いて局部的な逆離散コサイン変換を実行するようにしたことを特徴とする請求項5記載のマルチメディア信号処理のための映像復元プロセッサ。

【請求項9】

前記動き補償手段は、入力された動きベクターの差分値と周辺マクロブロックの動きベクターを用いて予測された値とで最終的な動きベクターを計算し、計算された動きベクターを用いて以前フレームの相対的な位置を探し出した後、該当する領域のピクセルデータを読み込んで現在のブロックの復元に用いて、前記制御手段から発生されたエラーのモード及び条件の入力を受けて、必要なエラー隠匿機能を実行するようにしたことを特徴とする請求項5記載のマルチメディア信号処理のための映像復元プロセッサ。

【請求項10】

以前フレームまたは現在処理しようとするフレームを外部メモリから読み込む過程を、前記<u>復元手段</u>の各構成部の動作とは独立的に実行するようにしたことを特徴とする請求項9記載のマルチメディア信号処理のための映像復元プロセッサ。

【請求項11】

前記メモリ手段は、動画映像データの復元時に必要な中間結果を記憶すると共に、以前フレームのデータを一時的に記憶するようにしたことを特徴とする請求項5記載のマルチメディア信号処理のための映像復元プロセッサ。

【請求項12】

前記後処理手段は、動画映像の他に追加的に文字を同時に表示するOSD 機能と、復元された動画映像に対してデブロッキングを実行するデブロッキングフィルタ機能と、外部出力装置の種類に応じて適合する制御信号を発生させる表示制御機能と、外部デジタル出力装置のインターフェースを実行する機能と、復元された動画映像に対して補間を実行する補間フィルタ機能とを実行するようにしたことを特徴とする請求項1記載のマルチメディア信号処理のための映像復元プロセッサ。

【請求項13】

前記<u>制御手段</u>、前記<u>復元手段</u>、前記<u>後処理手段</u>、前記<u>第3インターフェース手段</u>、前記<u>第4インターフェース手段</u>及び前記<u>メモリ制御手段</u>は、<u>独立的な</u>メインバスを介してインターフェースされるようにしたことを特徴とする請求項1記載のマルチメディア信号のための映像復元プロセッサ。

【請求項14】

前記周辺装置は、外部ホストプロセッサとのインターフェースを提供するホストインターフェースと、ソフトウェアリセットを制御するWDT と、カウントアップ/ダウンを支援するタイマと、外部から入力される各種インタラプトを処理するICU と、内部にク

ロックを供給するPLL と、システム応用時に凡庸入出力端子で使用するGPIOと、外部映像エンコーダ及びデコーダへのインターフェースを提供するIIC と、音声インターフェースのために使用されるIIS と、凡庸直列通信ポートであるUARTと、マルチチャンネル直列通信を支援してマスターまたはスレーブモードで動作するSPI とを有することを特徴とする請求項1記載のマルチメディア信号処理のための映像復元プロセッサ。

【請求項15】

前記周辺装置の各構成部は、<u>異なるバスと独立的に動作する周辺装置制御バス</u>を介してインターフェースされるようにしたことを特徴とする請求項14記載のマルチメディア処理 のための映像復元プロセッサ。

【請求項16】

前記<u>制御手段</u>、前記<u>第1インターフェース手段</u>、前記<u>第2インターフェース手段</u>及び前記 <u>第3インターフェース手段</u>は前記メインバスに対してマスターの機能を実行し、前記<u>第4</u> <u>インターフェース手段</u>及び前記<u>メモリ制御手段</u>は前記メインバスに対してスレーブの機能 を実行するようにしたことを特徴とする請求項1記載のマルチメディア信号処理のための 映像復元プロセッサ。

【請求項17】

前記<u>制御手段</u>は、動画映像の<u>復号</u>過程にあって、フレーム単位で含まれる各種ヘッダ情報と上位マクロブロックに対する情報とをソフトウェア的に解釈するようにしたことを特徴とする請求項1記載のマルチメディア信号処理のための映像復元プロセッサ。

【請求項18】

前記<u>制御手段</u>にダウンロードされる外部プログラムは、前記周辺装置の中で、外部ホストプロセッサとのインターフェースを提供するホストインターフェースを介して電源を認可すると共に、必要なコードを読み込むようにしたことを特徴とする請求項1記載のマルチメディア信号処理のための映像復元プロセッサ。

【請求項19】

前記<u>制御手段</u>にダウンロードされる外部プログラムは、前記<u>メモリ制御手段</u>を用いて、外部のプログラムメモリから前記メインバスを介して読み込むようにしたことを特徴とする請求項1または18記載のマルチメディア信号処理のための映像復元プロセッサ。

【請求項20】

前記<u>復元手段は、コ</u>プロセッサバスを介して前記<u>制御手段</u>を用いて命令を受け入れる際に、前記<u>制御手段</u>とハンドシェイク方式でインターフェースするようにしたことを特徴とする請求項1記載のマルチメディア信号処理のための映像復元プロセッサ。

【請求項21】

前記コプロセッサバス<u>は、前記制御手段を介して前記メインバスとバス動作する</u>ようにしたことを特徴とする請求項<u>3</u>記載のマルチメディア信号処理のための映像復元プロセッサ

【請求項22】

前記周辺装置制御バスは、前記第4インターフェース手段を介して前記メインバスと動作 制御するようにしたことを特徴とする請求項15記載のマルチメディア処理のための映像 復元プロセッサ。